■「PS3」価格を49,980円に値下げ 2006/09/22
HDD20GB版と60GB版の違い
| - |
HDD20GB版 |
HDD60GB版 |
| 価格 |
日本：49,980円
北米：499ドル
欧州：499ユーロ |
日本：オープン
北米：599ドル
欧州：599ユーロ |
| HDD容量 |
20GB |
60GB |
| MS/SD/CFスロット |
× |
○ |
| 無線LANサポート |
× |
○ |
| HDMI出力端子 |
○ |
○ |
|
■「PS3」初回出荷台数下方修正・欧州発売を2007年3月に延期 2006/09/06
・欧州市場投入の延期理由はBDドライブ部品の生産の遅れ
・日本国内（11月11日）と北米（11月17日）の発売日は変更なし
・日本国内の初回出荷台数は10万台、北米では40万台にとどまる
・2006年6月末の段階でソニーが抱える在庫額は8076億円（前年同期は5743億円）にのぼる。これにはPS3向けに生産され準備されている部品（主に半導体）を含むが、近年ではやや高い水準になっている
(ソニーご参考[pdf])
|
■「PS3」 11月11日発売、価格は62,790円〜 2006/05/10
・発売日（日本国内） ： 11月11日 （土）
・希望小売価格（HDD20GB版） ： 59,800円 （税込価格：62,790円）
・HDDは標準搭載され、20GB版と60GB版の2種類が発売される。この2種類は基本性能は同じだが端子類などの一部スペックが異なるものとなっている
・HDD60GB版の日本国内での希望小売価格はオープン
・LAN端子が1つになるなど、発表当初よりもところどころにスペックダウンが見られる
・北米欧の発売日は11月17日
HDD20GB版と60GB版の違い
| - |
HDD20GB版 |
HDD60GB版 |
| 価格 |
日本：62,790円
北米：499ドル
欧州：499ユーロ |
日本：オープン
北米：599ドル
欧州：599ユーロ |
| HDD容量 |
20GB |
60GB |
| MS/SD/CFスロット |
× |
○ |
| 無線LANサポート |
× |
○ |
| HDMI出力端子 |
× |
○（1基に削減） |
|
■「PS3」発売は11月上旬 (PS Business Briefing 2006 March) 2006/03/15
・PS3の発売を11月上旬に延期。BD規格のライセンスの遅れが公式理由
(ちなみに11月11日が土曜日で大安となっています。11月3〜5日は実質三連休ですが3日は先負で4日は仏滅、大安は5日です)
・延期によって世界同時期発売へ。完全な同日発売ではない模様 (日本・北米・欧州・アジア)
・PS3は60GB以上の2.5インチHDDを搭載することが前提となる
(おそらくHDDはほぼ必須ですが、HDD無しモデルも発売されて、別にHDDセットモデルも用意される。2.5インチHDDを別途安く入手してインストールが可能なユーザーは、HDD無しモデルを選択できるという意味かと思われます)
・月産100万台の生産体制を早期に実現させ、発売日までには100万台以上を用意
・2007年3月までに累計600万台生産
・HDMI2.0に準拠
・OSはLinuxベース
・オンラインサービス「PlayStation Network Platform」をPS3発売と同時に開始し、基本サービスは無料で提供
・PS1やPS2ソフトもHDTV出力が可能
・PS3ソフトはコピー対策のために全タイトルをBD-ROMで供給
・BD-ROMの生産は月1000万枚規模にできるよう準備し、コストも2層DVDと同程度
(SCEIプレスリリース[pdf],SCEIプレスリリース[pdf])
|
■3月15日「PS Business Briefing 2006 March」開催 2006/03/14
明日、PS3について何らかの発表がありそうです。発表は午後3時以降になります。
(impress)
|
■「PS3」正式発表関連のまとめ2 2005/05/20
・システムバスの帯域幅は40Gバイト/秒
・グラフィックス性能は「GeForce6800Ultraと比較して2倍」（久多良木氏）
・2系統のHDMI端子によって家庭内対戦ゲームなどを1台のPS3で可能に。またはテレビを2台並べて32：9のデュアルモニタ環境（3840×1080）を構築
(NE-900)←祝900号
|
■「PS3」正式発表関連のまとめ 2005/05/18
・PS1/PS2互換機能はCELLプロセッシングによるソフトウェアエミュレーションによってサポートされている模様
（詳細の続きはまとまり次第、追って掲載します）
「PS3」概要 （SCEIプレスリリース[pdf]より）
| 名称 |
PLAYSTATION 3 |
| CPU |
「CELL」プロセッサ
・動作周波数3.2GHz
・1基のPowerPCベースCPUコア「PPE」+512KBの2次キャッシュ
・7基のSIMD型128bitCPUコア「SPE」+256KBローカルストアSRAM
※LSI上にはSPEは8基分存在するが、うち1基は実質故障している
（歩留まり向上のための措置）
・最大218GFLOPSの浮動小数点演算性能
|
| メインメモリ |
3.2GHz動作、256MバイトのXDR-RAM |
| グラフィック |
550MHzのnVIDIA社製GPU「RSX」
・最大1.8TFLOPSの浮動小数点演算性能
・プログレッシブハイビジョン「1080p」の2系統同時出力
・プログラマブルシェーダ対応
700MHz動作、256MバイトのGDDR3-VRAMに直結
|
| システムバンド幅 |
・メインメモリ：25.6Gバイト/秒
・VRAM：22.4Gバイト/秒
・RSX：20Gバイト/秒(write)+20Gバイト/秒(read)
・サウスブリッジ：2.5Gバイト/秒(write)+2.5Gバイト/秒(read) |
| サウンド |
CELLによるドルビー5.1ch(AC-3)/dts
リニアPCM/mp2/mp3などの処理をサポート |
| HDD |
1基の2.5インチHDD用デタッチャブルスロット |
| メモリカード |
・1基のメモリースティック(標準/Duo/Pro)スロット
・1基のSDメモリカード(標準/mini)スロット
・1基のコンパクトフラッシュ(TypeI/II)スロット |
| インターフェイス |
・USB2.0(前面4+背面2=6ポート)
・1000BAST-T対応イーサネット(インプット1+アウトプット2=3ポート)
・IEEE802.11b/g
・Bluetooth2.0(2.1MbpsのEnhanced Data Rate規格) |
| コントローラ |
・Bluetooth(無線)/USB(有線)→コントローラを接続してのコントロール
・IEEE802.11(無線)→PSPなどを接続してのコントロール
・インターネットプロトコルによるコントロール |
| AV出力 |
・2基のHDMI出力端子
・1基のアナログAVマルチ出力端子
・1基の光デジタル音声出力端子
映像出力は480i/480p/720p/1080i/1080pに対応
|
| 光ディスクドライブ |
対応メディア
・CD-ROM/CD-R/CD-RW
・DVD-ROM/DVD-R/DVD-RW/DVD+R/DVD+RW
・BD-ROM/BD-R/BD-RE（2層メディアまで）
・DualDisc
対応フォーマット
・PS1用CD
・PS2用CD/DVD
・PS3用DVD/BD
・CD-DA/SACD
・DVD-Video
・BD-Video
他
|
| 発売時期 |
2006年春 |
|
(SCEIプレスリリース[pdf],商品画像)
|
| ■「PS3」関連の情報 2005/05/10
・2005年3月末に行われる予定だったPS3の発表は3月27日時点で延期することが明らかになった。Xboxの次世代機が5月12日に発表、任天堂の次世代機の発表も控えており、発表が集中することによる混乱を回避したい考えである
・PS3に搭載されるCELLプロセッサは先日ISSCC2005で発表されたものではなく、COOL Chips VIII（2005年4月20〜22日に横浜で開催された学会）でIBMが発表した第2世代の試作チップに基づいたものになる可能性が高い
・第2世代の試作チップの開発コード名は「DD2」で、トランジスタ数は約7％増えて2億5000万個、チップ面積は235平方ミリメートルとなっている
・ISSCC2005で発表されていたCELLのスペックにあった「CPUコアの2命令同時発行」というものは、DD2によって初めて実現されている形となっている。その反面、高い動作周波数での駆動がシビアになっている
・Blu-ray DiscとHD DVDの規格統一へ向けての交渉が今ごろになって開始されたため、PS3本体をはじめとする開発スケジュールにも影響が出てきていると見られている
(NE-898,899)
|
| ■「CELL」に関する速報のまとめ (ISSCC2005) 2005/02/08
・製造プロセス90nmのSOIでチップ面積は221平方ミリメートル
・トランジスタ数は2億3400万個
・動作周波数は4GHz以上（SPE単体で最高5.6GHzでの動作を確認）
・浮動小数点演算性能は4GHz動作時、8SPEの合計で256GFLOPS(PS2のEEは6.2GFLOPS)
・主にPowerアーキテクチャを採用したRISC型64bitCPUコア「PPE」(Power Processor Element)+32KBのL1キャッシュ+512KBのL2キャッシュ、8個のSIMD型32bitCPUコア「SPE」(Synergistic Processing Element)、「EIB」(element interconnect bus)、「MIC」(memory interface controller)によって構成される(1+8=9CPUコア)
・PPEはPowerPC 970互換
・5.4GHz動作時の電圧は1.3V、温度は52度と前情報(4.6GHz動作時に85度というもの)より低い（SPE単体の誤りでした）
・1つのSPEの消費電力は2GHz動作時1W、3GHz動作時2W、4GHz動作時4W（電源電圧+1.1V）
・リーク電流などを含めた実際の消費電力は上記の2倍程度になる
・電源電圧+1.2V時で2GHz動作を行った場合の実質的な消費電力は8SPE合計で40Wに達する
・1つのSPEに集積されているLS(local store)SRAMは256KBと前情報128KBの2倍
・各コア間の最大データ転送速度は192Gバイト/秒
・入出力インタフェースの速度は最大76.8Gバイト/秒（米Rambus社の「FlexIO（Redwood）」）
・メモリインタフェースの速度は最大25.6Gバイト/秒（米Rambus社の「XDR（yellowstone）」）
・チップ上のバンプ数は2965個、パッケージ端子数は1236個
(参照1,参照2,参照3,SCEIプレスリリース,SCEIプレスリリース添付資料)
|
| ■「ISSCC2005」開幕 2005/02/06
▲6年前の1999年3月2日にPS2のEE、GSなどの詳細が発表されたときのような話題性の高いものになることを大いに期待したいところです。
CELL関連では現地時間2月7日午後3時15分(日本時間2月8日午前8時15分)に最初の発表(7.4：A Streaming Processing Unit for a CELL Processor)があります。適当に速報を調べて随時こちらにもまとめていこうと考えています。
|
| ■「CELL」プロセッサのまとめ 2004/12/07
・SCEが米国で出願済みのCELL関連の特許に記載されている「汎用CPU+複数APU」の構成のうち、汎用CPUコアにPowerアーキテクチャを採用したと見られる
・APU1基につき4本のSIMDアーキテクチャ
・6段パイプライン構造などによって4.8GHzで動作するSRAMがCELLに集積される（4.8GHzという数字がCELLそのものの動作周波数なのかは不明）
・Rambus社などが開発する高速パラレルインターフェイス（1リンク6.4Gbit/s）であるコード名「Redwood」がCELLに採用される
・2005年2月6〜10日開催のISSCC2005（International Solid State Circuits Conference・半導体の国際会議）で、CELLに関する発表講演が5件以上採択された
・発表にさきがけ、1ラックあたり「16TFLOPS」の演算性能を持つワークステーションの試作機が稼働していることを明らかに
・発表されるCELLの製造プロセスは65nmではなく90nmのSOI技術
・5件の発表のうち3件は東芝・ソニー・IBMの3社共同で行われる
・2005年前半にIBMがワークステーション搭載用CELLの試作に着手
・2006年中にソニーがCELLを搭載したホームサーバを発売
・同じく2006年中に東芝とソニーがCELLを搭載したデジタルハイビジョンテレビを発売
「ISSCC 2005」で予定されるCELL関連の講演
| 題名 |
講演者 |
講演
番号 |
内容 |
A Streaming Processing Unit
for a CELL Processor |
ソニー
IBM
東芝 |
7.4 |
APUとみられる部分の
信号処理について |
The Design and Implementation
of a First-Generation CELL Processor |
ソニー
IBM
東芝 |
10.2 |
全体の構成について |
A Double-Precision Multiplier with
Fine-Grained Clock Gating Support
for a First-Generation CELL Processor |
IBM |
20.3 |
乗算器について |
A 4.8GHz Fully Pipelined Embedded SRAM
in the Streaming Processor of a CELL Processor |
ソニー
IBM
東芝 |
26.7 |
プロセッサ本体に集積
されるメモリについて |
Clocking and Circuit Design for a Parallel I/O
on a First-Generation CELL Processor |
Rambus
スタンフォード大学 |
28.9 |
入出力インターフェイス
について |
(NE-888)
|
| ■「PSP」に関する久多良木コメンツより(10月27日) 2004/12/07
・PSPの部品の内製率は50％近辺。PS2では40％
・出荷目標は発売1週間で20万台。2004年内に約50万台。2005年3月までに100万台
・コンテンツ配信事業はNTTドコモが利用料回収の代行などを行う
・近い将来、ソニーの音楽配信サービス「Connect」とも連動させる考え
・社員も驚いていたという価格設定
・「iPodは音楽を再生するだけで4万円」
(NE-886)
|
| ■「PSP」の発売日と価格など 2004/10/29
・発売日（日本国内） ： 12月12日 （日）
・希望小売価格 ： 19,800円 （税込価格：20,790円）
・バッテリー駆動時間 ： ゲームソフトで4〜6時間 / 動画で連続4〜5時間の再生
・ゲームソフト ： 年内21タイトルを発売予定
(SCEIプレスリリース：商品画像)
|
| ■「PS3」関連のまとめ 2004/10/01
・2005年春ごろに正式発表会を開催
・2005年5月18〜20日に開催予定のE3で遊べる状態の実機を公開
・2005年秋の東京ゲームショウ2005で、ちゃんと遊べるゲームソフトも幾つかそろえる
・発売は開発が順調に進めば2005年末〜2006年春ごろ
・動作周波数6GHz程度のCELLプロセッサが搭載される
・CELLの当初の製造プロセスは65nm
・ソニーが2003〜2005年度で投じる半導体投資額は5000億円。うち2000億円がCELLの製造
・米Khronos Groupが2005年夏を目指して策定中の次期3次元グラフィックス描画API「OpenGL ES2.0」（プログラマブル・シェーダに対応）を採用する見通し
・Blu-ray Disc規格を採用。当面はBD-ROM（最大片面2層・23.3〜54Gバイト）のみに対応する模様。BDは片面4層(100GB・両面200GB)媒体まで開発が進められている。CD・DVD・BDに対応する3波長レーザーは3年後くらいまでには登場する（日本ビクター）
・H.264/VC-1(VC-9/WMV9)コーデックが標準サポートされる
「CELL搭載ワークステーション」
・2004年第4四半期に試作機の完成を予定
・「CELLを搭載する製品としても最初に市場に投入されることになる」（IBM社James Kahle氏）
・このワークステーションとは別に、SCEやソニーが中心となって別のゲーム開発向けのハードウェアも用意される
・高い浮動小数点演算性能と並列処理性能
・PowerアーキテクチャのCPUコアと「APU」と呼ぶ並列処理用演算ユニットを複数集積した構成
・OSはIBM社が中心に実装を進める汎用OS（Linuxベース）と、SCEやソニーが開発中のリアルタイムOSの2種類を搭載
・ソニーの開発するリアルタイムOSとは、PSXで開発した独自OSとは違うさらに別のもの
(NE-849,850,875,879,881,883)
|
| ■「PSP」関連のまとめ 2004/10/01
「基本仕様」
・マイクロコントローラ ： 最大動作周波数333MHzのMIPSコア(R4000)×2個
・メインメモリ容量 ： 32Mバイト（8Mバイトから変更）
・ディスプレイ ： 4.3インチTFT液晶（アスペクト比16:9/480×272画素）
・記録媒体 ： 片面2層1.8Gバイト光ディスク「UMD」、メモリースティックPro Duo
・無線通信機能 ： IEEE802.11b準拠方式
・対応コーデック ： H.264/MPEG-4 AVC
・外形寸法 ： 170mm×74mm×23mm
・UMDカートリッジ外形寸法 ： 約65mm×64mm×4.2mm
・発売時期 ： 日本は2004年12月、北米と欧州は2005年第1四半期、韓国は2005年半ば
・予想価格 ： 2万円台
「PSP向けマイクロコントローラ仕様」
・CPUコアの動作周波数 ： 1MHz〜333MHz
・内部バスの動作周波数 ： 0.5MHz〜166MHz
・内蔵DRAMの容量 ： 4Mバイト
・パッケージ ： LFBGA（540端子）
・消費電力 ： H.264複合化処理時に500mW未満
・電源電圧（内部回路） ： +0.8V〜+1.2V
・電源電圧（入出力回路） ： +2.5V または +3.3V
・ゲート数 ： 600万ゲート
・製造プロセス ： 90nm・7層Cu配線のCMOS技術
・製造拠点 ： ソニーセミコンダクタ九州 長崎工場
・166MHz動作のダイナミック・リコンフィギュアラブル回路(VME)技術（オーディオ処理用で7.1chをサポート）
・3次元グラフィックス描画APIは独自仕様
・内蔵される無線通信モジュールは1cm角程度の非常に小さなもの
・H.264複合化処理時の消費電力が少し高いとの声あり
・搭載されるLiイオン2次電池の容量は1800mAh。これは現在の一般的な携帯電話のもの（600〜800mAh）の2〜3倍に相当。連続動作はH.264処理を500mW未満で行ったとしても相応の時間を確保できると見られる
・将来はWWWブラウザを搭載し、無線LANによるインターネット接続に対応する考え（SCE茶谷氏）
・発売1年で1000万台の出荷を見込む
・米国における携帯型ゲーム機ユーザー数は、現在の2300万人→2009年には4300万人へ。携帯型ゲーム機関連の年間売上高は2003年の約16億米ドル→2009年には約27億米ドルへ（米Jupiter Research社の予測）
(NE-854,871,875,882)
|